DDR4規(guī)范：讀寫分開 用不同存儲集合
Cnbeta 發(fā)表于：12年09月27日 00:55 [轉(zhuǎn)載] DOIT.com.cn
幾個月前內(nèi)存制造商就已經(jīng)展示了DDR4的內(nèi)存，今天DDR3的繼任者終于定稿了，根據(jù)JEDEC機構(gòu)提供的214頁的DDR4標準規(guī)范，規(guī)格簡介如下：
DDR4內(nèi)存每針的數(shù)據(jù)傳輸速度達到每秒1.6G，在原型中傳輸?shù)淖畲笏俾蕿?.2G，鑒于目前DDR3的傳輸性能已經(jīng)達到了1.6GT/s，未來在 DDR4的升級過程中將會進一步提升傳輸速度。其他的DDR4還將傳輸速度，而且能偶通過應用對內(nèi)存進行設置。包括一個在DQ串行總線上的偽漏極開路接口，每個DQ的都附帶geardown模式能夠達到2,667 MT/s或以上，并采用了新的存儲架構(gòu)，內(nèi)部整合VrefDQ并包括改善過的training模式。
內(nèi)存功耗發(fā)展趨勢
DDR4內(nèi)存功耗相比DDR3降低40%。
采用超低電壓設計
