16核芯支持DDR4 ARM處理器再次叫板Intel
太平洋電腦網(wǎng) 發(fā)表于：12年11月05日 09:55 [轉(zhuǎn)載] 太平洋電腦網(wǎng)
ARM CoreLink系統(tǒng)IP使用較低的延遲、較低功率的互連、多通道內(nèi)存控制器，釋放高性能ARM Cortex處理器的潛力，并實現(xiàn)一致的虛擬化SoC設計，以輕松支持多個軟件領域。相比之前上代CCI-400最多支持八個核芯，CoreLink CCN-504最多支持16個核芯。
CoreLink CCN-504
此次公開的ARM的CoreLink CCN-504 Cache Coherent Network(緩存連接網(wǎng)絡技術)，為服務器和網(wǎng)絡設備的企業(yè)應用提供了最優(yōu)化的系統(tǒng)架構(gòu)解決方案。能夠應對數(shù)據(jù)中心未來10年到15年內(nèi)對高能源利用率的要求。
A15
CoreLink CCN-504最大1TB/s的系統(tǒng)帶寬，對采用Cortex-A15 MPCore處理器以及未來64位處理器的開發(fā)設計者來說，意味著更優(yōu)化多核芯處理器企業(yè)解決方案。
CoreLink CCN-504是該系列的首個版本，能夠優(yōu)化ARM Cortex系列處理器，支持現(xiàn)有的高端Cortex-A15 MPCore處理器以及未來的64位的ARMv8架構(gòu)處理器，在提高能源效率上也有所提升。
CoreLink CCN-504
此外CoreLink CCN-504集成了16M的3級緩存，能夠提升工作負載能力。而且支持DDR3以及未來的DDR4內(nèi)存，CoreLink CCN-504集成了DMC-520動態(tài)內(nèi)存控制器，CoreLink DMC-520 提供了高速的內(nèi)存接口，支持DDR3、DDR3L以及DDR4動態(tài)隨機存儲。一些企業(yè)RAS特性的技術例如ECC for x72 DRAM、TrustZone、End to End QoS也集成在里面。
