Lee表示，英特爾至強處理器C5500/C3500系列專為存儲基礎設施設計，集成了DMA引擎，可以支持數(shù)據(jù)移動的DMA以及RAID的增強（XOR/P+Q）。C5500/C3500在iSCSI處理/測試數(shù)據(jù)方面采用了CRC-32生成/校驗，同其也支持伽羅瓦域乘法（Galois Field Multiply）和RAID6的XOR操作。他表示，這兩款產品在DMA傳輸上的速率能夠達到1MB。
在XOR/DMA方面，C5500/C3500通過軟件來創(chuàng)建描述源/目標操作的描述符"鏈條"。包括描述符鏈中的每個部分可處理不同的操作。
"異步 DRAM 刷新（ADR）"是C5500/C3500保護DRAM中關鍵數(shù)據(jù)的一種方法。其工作原理是，當電源故障引發(fā)外部針腳時，內部"ADR 緩沖器"沖刷至 DRAM，內存被置于"自我刷新"模式。內存則由電池供電，以保存內容。不過，Lee表示，ADR技術不能沖刷或保護處理器高速緩存，這也是一種有的放矢的做法。
Lee同時表示，采用ADR技術也需要考慮一些硬件考慮因素。這包括GPIOs/CPLD 用于記錄BIOS的ADR事件以及早期的 A/C 電源故障檢測、ADR進入依賴于剩余的DC電量等等。其保存時間依賴于電池和內存容量，最終目的是達到非節(jié)流DDR3條件下約20-50uS的保存時間。
在軟件方面，實現(xiàn)ADR同樣有一些考慮因素，比如說內存的劃分、同步以及恢復處理等等。用戶在操作中要注意不要擦除 DIMM中的數(shù)據(jù)。
C5500/C3500針對于存儲的專門性設計還包括"非透明橋（NTB）"。其支持通過PCI Express* 的冗余，"窗口"可面向遠程控制器內存，在4或8條通道下即可配置為 NTB。
在兩個CPU之間的數(shù)據(jù)傳輸并非直接進行，而正是要通過NTB來連接。具體流程見下圖。
Lee總結了C5500/C3500 架構的演進，包括集成PCI Express Gen II和存儲特性、架構可以縱向擴展，可提供多種特性和性能選擇，滿足所有方面的需求、外部英特爾 QPI連接支持額外的PCIe I/O 擴展、更高的內存帶寬帶來更卓越的性能和可擴展性以及更大的靈活性，根據(jù)特定使用情況使用內部"非內核"資源。英特爾同時提供廣泛的產品型號，滿足空間和散熱受限環(huán)境的需求，如存儲橋接塢（SBB）（見下圖）。
最后，Lee表示，C5500/C3500的幾點優(yōu)勢：
可以根據(jù)使用模式，靈活分配"非內核資源""BIOS 配置"
持續(xù)的系統(tǒng)帶寬依賴于讀/寫比、QPI 協(xié)議開銷和IIO 請求率
硬件 RAID-6 流鏡像寫入性能預測可用于架構權衡
在廣泛的企業(yè)工作負載中，延遲/帶寬性能平穩(wěn)
