單個晶體管成本英特爾公司執(zhí)行副總裁兼制造、運營與銷售集團總裁Stacy Smith全球首次展示“Cannon Lake”10納米晶圓，它擁有世界上最密集的晶體管和最小的金屬間距，從而實現(xiàn)了業(yè)內(nèi)最高的晶體管密度，領(lǐng)先其他“10納米”整整一代。
10納米中國首發(fā)，技術(shù)領(lǐng)先
英特爾10納米工藝采用第三代 FinFET（鰭式場效應(yīng)晶體管）技術(shù)，其使用的超微縮技術(shù)(hyper scaling)，充分運用了多圖案成形設(shè)計(multi-patterning schemes)，助力英特爾延續(xù)摩爾定律的經(jīng)濟效益，從而推出體積更小、成本更低的晶體管。英特爾10納米制程將用于制造英特爾全系列產(chǎn)品，以滿足客戶端、服務(wù)器以及其它各類市場的需求。
單個晶體管成本
英特爾10納米制程的最小柵極間距從70納米縮小至54納米，且最小金屬間距從52納米縮小至36納米。尺寸的縮小使得邏輯晶體管密度可達到每平方毫米1.008億個晶體管，是之前英特爾14納米制程的2.7倍。
相比之前的14納米制程，英特爾10納米制程提升高達25%的性能和降低45%的功耗。增強版的10納米制程可將性能再提升15%或?qū)⒐脑俳档?0%。
工藝提升
英特爾晶圓代工業(yè)務(wù)通過兩個設(shè)計平臺——10GP（通用平臺）和10HPM（高性能移動平臺），向客戶提供英特爾10納米制程。這兩個平臺包括已驗證的廣泛硅IP組合、ARM庫和POP套件，以及全面整合的一站式晶圓代工服務(wù)和支持。
英特爾創(chuàng)新技術(shù)研發(fā)前瞻
納米線晶體管被認為是未來技術(shù)的一種選擇，因為納米線的結(jié)構(gòu)可提供改進通道靜電，從而進一步實現(xiàn)晶體管柵極長度的微縮。
硅是MOSFET通道中經(jīng)常使用的材料，但是III-V材料（如砷化鎵和磷化銦）改進了載流子遷移率，從而提供更高的性能或者能夠在更低的電壓和更低的有功功耗下運行晶體管。
硅晶片的3D堆疊有機會實現(xiàn)系統(tǒng)集成，以便把不同的技術(shù)混裝到一個很小的地方。
多種不同的高密度內(nèi)存選擇，其中包括易失性和非易失性存儲技術(shù)，正在探索和開發(fā)中。
對于精尖制程技術(shù)來說，微縮互聯(lián)和微縮晶體管一樣重要。新的材料和圖案成形技術(shù)正在探索中，以支持高密度互聯(lián)。
極紫外（EUV）光刻技術(shù)：采用13.5納米波長。由于當(dāng)今的193納米波長工具已達到其微縮極限，該技術(shù)正在研發(fā)中以實現(xiàn)進一步的微縮。
自旋電子是一種超越CMOS的技術(shù)，當(dāng)CMOS無法再進行微縮的時候，這是一種選擇，可提供非常密集和低功耗的電路。
神經(jīng)元計算是一種不同的處理器設(shè)計和架構(gòu)，能夠以比當(dāng)前計算機高得多的能效執(zhí)行某些計算功能。
大舉進軍代工市場
自2008年推出單個22納米技術(shù)平臺產(chǎn)品以來，英特爾晶圓代工業(yè)務(wù)不斷發(fā)展，為客戶提供高級技術(shù)與IP，以支持最為嚴苛的世界一流設(shè)計的實現(xiàn)。
英特爾晶圓代工業(yè)務(wù)基于其先進的22納米、14納米和10納米技術(shù)，提供了完整的一系列平臺。這些平臺構(gòu)建于英特爾全球領(lǐng)先的制程技術(shù)之上，在過去15年來引領(lǐng)了行業(yè)創(chuàng)新。此外，代工業(yè)務(wù)生態(tài)系統(tǒng)為這些平臺提供全面的支持，包括完整的行業(yè)標(biāo)準(zhǔn)IP組合以及經(jīng)過認證的電子設(shè)計自動化(EDA)工具流。
目前，英特爾提供多種最先進的半導(dǎo)體技術(shù)平臺，包括旨在向所有市場普及FinFET技術(shù)的全新22FFL平臺，以及能夠為行業(yè)帶來最佳功耗、性能和面積(PPA)的最先進、最高性能的10納米技術(shù)等。此外還提供領(lǐng)先的差異化IP，如56Gbps PAM4 SerDes和創(chuàng)新的EMIB等。EMIB提供了卓越的2.5D封裝能力。
所有這些技術(shù)均通過一個垂直集成的“一站式商店”交付，不僅能夠確保為客戶帶來協(xié)同優(yōu)化程度最高的平臺技術(shù)和IP，以及卓越的質(zhì)量和可靠的制造服務(wù)，同時還讓客戶可以使用到全面集成的封裝、裝配與測試服務(wù)。
